Pokud syntéza v pořádku proběhla, měl by vypadnout nějaký report ohledně časování, tak zkontroluj jestli nepřekračuješ maximální frekvenci. Jestli ne tak bude nejspíš blbě buď logický design nebo layout desky.
Optimalizace to zkurvit nemůže pokud je design plně synchronní. Jestli ale není, tak se může klidně stát že se to celé rozesere. Xilinx např. strašně rád "optimalizuje" zpožďovací linky a často ani nepomůže mu napsat, že to nemá dělat
Někde by se měly dát vypsat výsledné rovnice po optimalizaci, tak si můžeš zkontrolovat jestli odpovídají tomu co jsi po tom chtěl.