8.06.2019 (14:56:19)
Tim:
Mám podezření na to, že když o tom mluvil, tak říkal, že jsou tam části, které jedou asynchronně. Nicméně se mu to porvne projevilo tak, že mu přestala fungovat komunikace nasoftenym SPI v CPLD mezi hlavním MCU...
Teď si tak říkám, neslušelo by se i asynchronní části - hradla, která plní funkci HW logiky mít závislé na vnitřních hodinach CPLD - tedy vlastně synchronní logiku? Trochu si říkám, co v tom CPLD vlastně má vsechno dohromady