10.06.2019 (20:00:35)
8-bit
:
To ani ne - velké zaplnění CPLD nemá na časování ve většině případů vliv, akorát může se stát, že tím lokálně vyčerpáš jiné prostředky než klopáky (termy nebo vstupy). Pak se design často prostě nevejde do CPLD. Zpoždění se může navyšovat jen u složitých funkcí které používají termy sousedních makrobuněk*. Není to moc časté, ale použitelná frekvence obvodu pak klesne třeba na polovinu. Tyhle problémy se dají obvykle řešit přeházením pinů.
*netýká se CPLD s PLA polem