1.01.2020 (18:15:02)
VroutekB:
A jak by sis prosímtě takovou univerzální časovku jako představoval? Krajně nereálná představa imho. To skór přepracovat celý modul časovky a udělat ho znova. Jenže při představě, kolik s něčím takovým by bylo jebání, bych radši investoval čas a udělal s tím STM/CPLD nějakej triviální oscák, třeba 100Msps 20MHz. Na základní žvýkání plně použitelné, konstrukčně poměrně snadné. Nejtěžší část je frontend (1M/loZ vstupní buffer a PGA/VGA část). Digitální strana je traviální. Akorát adresní čítače a paměť a pak to zpětně vyčíst, klidně mrdujínem.