A seru kABEL na ABEL
Nepotřebuju dělat v nějaké nečitelné staré rakovině, ve které se sám po napsání 20 řádků nevyznáš. Výhoda VHDL a i celkem Verilogu je, že to přečte a pochopí povětšinou i člověk, kterej v tom nemá zabořenej rypák od rána do večera.
(btw, Intel ABEL stále podporuje taky)
Btw, ač tomu ABELu nerozumim, tak stejně nějak postrádám, kde generuješ ten proměnnej kmitočet