Ahoj,
mám dotaz na STčkáče případně alternativně to bude podobné u jiných MCU...
Když navrhuji řetězec k ADC a v datasheetu je uváděn pro konkrétní rozlišení ADC, pro konkrétní sampling time maximální odpor R_AIN max. jako 4700R ... znamená to, že když bude vstupní signál mít nižší hodnotu impedance než tato impedance, tak budou splněny přesnosti ADC, co jsou uvedeny v datasheetu?
Jde mi o to, že tahám po desce 20cm diferenciální signál od měřícího zesilovače (AMC1302, případně AMC1211) a zvažuji, jestli dát k MCU ještě sledovač nebo tam dát jenom diferenciální filtr (třeba s 200R impedací) a rovnou to zavést do MCU...
Sampling time předpokládám 1,5us při 247,5 sampling cyklu, ... případně pro začátek 4,1us při 247,5 cyklech...
Díky