Na ja. Maj recht. Ale ten rozdil v seriove indukcnosti pod 1.6mm daleko a vedle na 4vrstvach bude minimalni. Leda bys pouzil nejake 0402 nebo tak neco. Kazdopadne tam nasazej lajnu keramik a dost vias po cele delce tech padu a bude to ok. Obvod je to hezkej, ale trochu me u toho znervoznuje ta moznost pricneho sepnuti. Tady je aspon interlock. Ale resim ted driver pro SiC mustek a koukam na tohle:
https://www.infineon.com/cms/en/product/power/gate-driv...
Tam ten interlock neni, takze mam dost svrbeni, co to udela, kdyz se mi zblazni FPGA. Si netroufnu bez nejake chytre externi ochrany mezi FPGA a tim driverem.