Smazat příspěvek

 Chystáte se smazat zprávu (se všemi případnými odpověďmi) z kategorie Hlavní diskuze:


27.01.2019 (12:29:44)
Dragon:
Ahoj,
mám jednu otázku k zamyšlení. Bere se CPLD na PCB jako SW vybavení nebo na něj lze částečně pohlížet jako na HW vybavení...

- Na jednmu stranu je pravda, že plní například funkci kombinační a sekvenční logiky (pokud není závislí v programu na hodinách CPLD), na druhou stranu se jedná o firmware uložený ve Flash paměti, který se po náběhu překlopí do SRAM a pak se začne vykonávat vlastní naprogramované činnost...

Za mne se přikláním k SW vybavení, ale nevíte, co na to legislativa? Díky moc
27.01.2019 (16:21:43)
VroutekB:
Legislativa se na to tváří podle míry demence příslušného orgána.

A asi taky záleží, co v tom CPLD je a v jakém prostředí to je.
27.01.2019 (17:44:37)
Dragon:
Byla by v tom kombinační a sekvenční logika, mohla by býti závislá na vnitřních hodinách (externím rezonátoru) - např. pro tvorbu filtrů pomocí D-KO, --> tohle by plnilo bezpečnostní funkci, pak by se to po SPI přeposílalo do MCU a ten by svým způsobem dělal redundanci ze svých vstupů...

Jde o to, když je v normě, že bezpečnostní funkce nesmí za určitých podmínek (můj případ) záviset na firmware ani software, tak jak se bere CPLD, aby tam nemusela být halda a halda integrovaných obvodů externě... Nebo se to bere čistě jako software?
27.01.2019 (18:01:03)
antibalda obalka (web) :
Viděl bych to tak, že je to SW. Pokud je nutno programové vybavení čipu, je to SW.

Pokud se jedná o bezpečnost, pak podle příslušné třídy musí být vše 2x (případně 4x) jištěno.
27.01.2019 (21:18:10)
Dragon:
Ono v této aplikaci musí být dle normy buď validovaný software, nebo musí být bezpečnostní věci řešeny HW a musí to odolat první poruše...
- z tohoto usuzuji buď HW řešení + redundance pomocí SW - což by asi bylo v souladu s požadavky
- nebo 2x SW s tím, že bude muset být validován
OK, díky... samozřejmě názory ostatních přivítám... Díky
28.01.2019 (14:11:26)
RayeR (web) :
Zajimavy dotaz, zatim co u MCUcka je to celkem jasne, u FPGA/PLD se na to da divat obema pohledy. Kdyby se ta sama konfigurace PLD preklopila do ASICu, tak je to jasny HW, takle je to HW jeho inicializace je zavisla na nake pameti, jejiz obsah lze zmenit. Tohle ti tady asi nikdo nerekne, kdo neco takoveho nedelal. Neco takoveho jsem mohl resit v Siemensu, ale nakonec sem sel jinam...
28.01.2019 (20:44:22)
Voitano obalka :
Za mě je to jak s MCU, rozdíl nevidím. Součástka je hw, to uvnitř sw
28.01.2019 (20:45:38)
Dragon:
Jo, souhlasím s Vámi, díky za názory... ano, u ASICu by byla situace jiná, to je pravda...


Přezdívka:*
Heslo:*

███   ███   █ █   
  █   █     █ █   
 █    ███   ███   
 █    █ █     █   
 █    ███     █   
Opiš:*

Zde můžete smazat vlastní vlákno nebo kteroukoliv odpověď v něm. Můžete smazat vlastní odpověď v cizím vlákně, pokud na ni ještě nikdo jiný nereagoval. Mazat cizí vlákna a odpovědi v nich mohou pouze admini. Smazání příspěvku je nevratná operace! Smazáním vzkazu se smažou i odpovědi na něj.
Seznam uživatelů
Zpět na knihu