Smazat příspěvek

 Chystáte se smazat zprávu (se všemi případnými odpověďmi) z kategorie Diskuze s obrázky:


29.03.2019 (23:31:58)
VroutekB:
No vida... už to trochu běhá. Ještě ten zbytek desky rozběhnout, jen co přijdou chybějící brebery.

OBRÁZEK
30.03.2019 (11:03:53)
ms-boss obalka (web) :
Taky jsem po dlouhý době začal něco dělat i mimopracovně, teď zrovna tuhle blbost na diplomku. JLCPCB maj fakt pěknej interfous, zrovna mi to prošlo elektrickym testem, tak už to brzo asi poletí sem...
OBRÁZEK
A ještě jsem bastlil takovou jednoduchou sondu elektrickýho pole. Zářivku s tim jde vidět tak na 30 cm. **02
OBRÁZEK
30.03.2019 (11:04:20)
ms-boss obalka (web) :
OBRÁZEK
30.03.2019 (16:02:45)
VroutekB:
To dole na fotce, té nějaký pokus o aktivní proubu s BF998? **01 Bych tam přisázel podstatně víc nejtků. (Btw, proč napájení SMAčkem? **19 )
30.03.2019 (18:34:57)
ms-boss obalka (web) :
Jojo, taktak. Nejtků se mi tam víc srát nechtělo, málo místa. Vono se to nezdá, ale tam k tomu vstupu se moc nevejdou.
Napájení SMAčkem protože nemám prakticky žádnej jinej rozumnej konektor, kterej by pořádně držel (a microfity nemám nakreslený v KiCadu)
1.04.2019 (11:40:32)
RayeR (web) :
>ms-boss
Co to tam mas za soucastku nakrivo nad tim SO16 vlevo dole?
Jo s tim PCB preview na JLC sem spokojen, to uz tam maji dyl, aspon je clovek klidnejsi, kdyz to tam vidi nacteny.
1.04.2019 (14:17:36)
VroutekB:
Ten JLC náhledátor ale je zabagovanej, tak se pak neděste. Typicky má problém s frézovanejma dírama uprostřed desky.
1.04.2019 (16:55:05)
RayeR (web) :
Tak zadnou frezarskou divocinu sem tam zatim neposilal, normlani obdelnikova deska z Altia OK...
1.04.2019 (20:19:16)
VroutekB:
Vyfrézovanému otvoru oprosřed desky bych teda neříkal divočina **02
2.04.2019 (22:15:41)
ms-boss obalka (web) :
Dyjoda šotkyjowa na USBčku. Prostě jenom paranoia.
2.04.2019 (23:30:01)
VroutekB:
Dybys tam místo šotkovy dyjody dal nějaké USBLC6-2SC6, udělal bys asi líp **23
4.04.2019 (13:30:52)
ms-boss obalka (web) :
Ta tam ale je jenom abych to neodprask, až to připojím blbě na laborák **37
5.04.2019 (15:08:19)
8-bit obalka (web) :
>VroutekB
Jaký tam je ADC/DAC?

>ms-boss
To dá tolik práce nakreslit v kikecadu konektor? **02
5.04.2019 (18:19:22)
ms-boss obalka (web) :
Nakreslit si ho můžu, ale nakreslením se neozve !POP! a neobjeví se mi v šupleti. Hlavně tuhle věc jsem si vymyslel v 9 večer a v 10 jsem osazoval plošňák.

BTW, já ADCčkuju pomocí dyjodowejch můstků a ADC procáku. Jiný holomci, tušim z Itálie na to šli jinak - prostě maj na vstupu ADCMP6xx, samplujou výstup FPGAčkem a postupně aproximujou tu hodnotu (to bohužel nemůžu použít). Ještě jsem našel nějaký akademiky, který měli na vstupu 21 GHz track and hold zesík. Jenom ten stojí asi 7000 **02
5.04.2019 (19:39:22)
8-bit obalka (web) :
Aha, špatně jsem si to vyložil, myslel jsem že je máš v zásobách ale schází ti footprint.
5.04.2019 (21:18:46)
VroutekB:
Mi netvrď, že nemáš v zásobách žádnej smysluplnej kundektor 2pinovej **02

8-bit: ADCDAC je tam vod sajrusu CS4244. Uvidíme, jak (a jestli) bude fungovat. CS4270 jsem posledně div neroztřískal kladivem, poté co ani po odpoledni orgijí nehodlal fungovat.
6.04.2019 (21:46:29)
ms-boss obalka (web) :
Tak už mám taky osazeno. Programovací orgie mohou započnout.
OBRÁZEK
OBRÁZEK
6.04.2019 (22:15:13)
VroutekB:
Taková poznámka bokem, na co ta CH340, když tam beztak máš ARMidlo s USB?
A když tam vidim ty naprasákovaný keramický pole, dybys řek, mám tu přebytek 1uF 25V 0612 (reverzní 1206) kondů.
7.04.2019 (00:50:13)
ms-boss obalka (web) :
Třeba protože jsem nechtěl strávit věčnost, mládí a možnost dodělat diplomku tím, že budu řešit USBčko, o kterym vim kulový. Druhá věc je ta, že bych na tom stejnak měl leda tak VCP, protože nehodlám psát drivery do systému. Původně jsem měl nakreslenou verzi s tím, že tam budou 2 USB konektory, aby se dalo osadit to nebo to, ale vykašlal jsem se na to.

Když mě se ty pole hrozně líbily **37 Co se ti na nich nelíbí?
Bohužel jsem zjistil, že s 0402 se mi pracuje fakt blbě. Hned jak je člověk vyloupne, někam zmizí. Při pájení do pasty se zpravidla postaví do luftu nebo otočí. Není na nich textový označení. Prostě je to titěrný. Ale zas mě to hezky padlo na velikost koplanáru **37
7.04.2019 (10:32:00)
VroutekB:
A kdo řiká, že máš psát USB stack a ovladače? To je už všecko dávno napsaný a specielně na tu číňany oblíbenou F103.

Na co tam vůbec máš ty kundapole pod tím RFkem?
7.04.2019 (11:33:39)
ms-boss obalka (web) :
Protože mi to RF plave na cca 1.65 V. Však se koukni na schématuum.
https://github.com/MR-DOS/TDR_5351_core/blob/master/out...
7.04.2019 (12:24:45)
VroutekB:
Na NRST pinu máš mít 100n kondík. A ty votpory s kondama v tom USBčku nemaji bejt. I když uznávám, že ted z hlavy nevím, jak je na tom F103, ale na jinejch tam rozhodně nepatří a dělají jedino uvěc - kurví celý USBčko, takže to ve výsledku chodí akorát s krátkým kcháblem. (A nejhorší je, že to je blbě i na leckerejch deskách přímo od STčka, protože designeři sou nepoučitelný kopíranti, co jen opisujou schéma z desky A na desku B, aniž by se nad tím 10 sekund zamysleli).
Spíš nějak v tom schématu nenacházím, kde máš ten 1.65V posun RFka vůči zbytku? Nešlo by to bez něj? Mít 1.65V mezi RFkem a zbytkem je takové dost.. ehm.. nešťastné.
7.04.2019 (13:51:06)
ms-boss obalka (web) :
Eh, herdek, já tam ještě nehodil novou verzi toho PDFka. Hned ho tam hodim.
Hele, kdyby tam nebyl ten posuv, tak bych musel jak ten CML buffer, tak tu PLL posunout napěťově (a taky I2C). Prostě to potřebuju nějak budit.
7.04.2019 (16:14:22)
ms-boss obalka (web) :
Koukni na daťák k tomu SY54020, vono to RFko je skutečně referencovaný vůči kladný napájecí větvi, protože jinak CML nefunguje.
8.04.2019 (17:57:40)
VroutekB:
To schéma je děsnej hrnec špaget, jak pořádně nevím, co to má dělat, tak v tom ani nevidím, co je vůbec kam referencovaný, když ani součástky nemají u sebe svý napájecí piny. Ukaž nám blbejm aspoň blokový schéma, o co tam jde.
A proč tam musí bejt ta CML blbovina? Dej tam něco jinýho místo toho. Rychlejch GHz clock bafrů je tři zadele.
8.04.2019 (22:37:17)
8-bit obalka (web) :
To pravidlo, že se CML signály mají referencovat proti VDD podle mě odpadá v momentě, kdy si z CML udělá něco úplně jiného **02
8.04.2019 (22:38:37)
8-bit obalka (web) :
Jo a taky by mě zajímalo, proč nepoužil jeden z tisíce jiných GHz bufferů, ideálně nějaký s jedním výstupem.
11.04.2019 (19:07:57)
ms-boss obalka (web) :
Protože většina rychlejch buffrů (jakože <100 ps risetime) má drobnej problém, že to nejsou generický drivery. Buď to očuchává přenos, jestli je to validní USB, SATA nebo něco podobnýho a vypne se, když to validní není, nebo to používá nějaký nevypnutelný sračky, který mrví výstupní průběh, třeba "předkompenzaci".

Ale pokud mi ukážete něco, co bude rychlý, bude to jenom blbej buffer a nebude to emitorovej sledovač, budu rád. To poslední je podstatný, protože potřebuju, aby měřicí port měl minimální odraz a měl "zanedbatelnou nelinearitu".
11.04.2019 (23:31:30)
VroutekB:
Hmm.. takže LVPECL asi ne. To pak toho ale moc na výběr fakt nezbývá. LVDS může bejt? Co třeba SY89835U?
Output mečung můeš eště trochu vylepšit přidáním útlumáku.
12.04.2019 (17:26:13)
ms-boss obalka (web) :
To je pomalejší a má to common mode 1.2V, navíc pevný. To bych si moc nepomohl. Navíc datasheet nic neříká o výstupní impedanci a její toleranci.
Utlumak je sice řešení, ale na druhou stranu, už tak z tý logiky leze max 400 mVpk. Zas tolik dynamiky k dispozici nemám.
13.04.2019 (00:32:21)
ms-boss obalka (web) :
Škoda, že jsem nenašel tohle. Na druhou stranu to nemá separátní napájení na výstupní buffery, takže bych musel asi ještě víc špekulovat s DC offsety...
https://eu.mouser.com/datasheet/2/268/sy58600u-778364.pdf
13.04.2019 (00:35:24)
VroutekB:
Dyť to má úplně stejnejch 400mVpp výstup jako to, co se ti nelíbilo že má 400mVpp výstup?
13.04.2019 (12:13:54)
ms-boss obalka (web) :
To sice jo, ale u toho LVDS mi nikdo negarantuje přizpůsobenej výstup, takže po tom atenuátoru z toho bude rozhodně mnohem míň než 400 mV
13.04.2019 (17:40:09)
VroutekB:
No, jestli si dobře pamatuju, tak s tím akorát krmíš ty samplovací diody. Proč řešíš přizpůsobení, když ta dioda na konci bude stejně všecko, jen ne 50 ohmů, natož jiná dobře definovaná impedance?
14.04.2019 (10:33:37)
ms-boss obalka (web) :
Jo tak proto se bavíme jak hluchej s blbym **02
Ten rychlej buffer je tam kvůli tomu, že se tím generuje obdélník se suprtrupr ostrou hranou, kterej slouží jako buzení toho měřenýho vedení. Proto taky nevadí, že z toho leze jenom těch 400 mVpk.
Diody se budí přímo tou Si5351, která má nějakejch 1.1 ns risetime. Ta má zase proudový výstupy, který budu mít nastavený na 8 mA. Voni to silabáci nikde nezmiňujou, ale jak to má tu 3V3 logiku a proudový výstupy nastavitelný na 2,4,6 nebo 8 mA, tak je to kompatibilní se skoro jakoukoli logikou - CMOS, TTL, LVDS, CML, LVPECL, HSTL, SSTL ... Stačí jen správně to terminovat. Než mi to došlo, tak jsem si říkal, proč tam kruci maj proudový výstupy.
15.04.2019 (12:52:25)
ms-boss obalka (web) :
Mno, už jsem rozchodil displej i PLLku. Už mi funguje generování budicího signálu i těch samplovacích. První vrstva samplování víceméně funguje, teď experimentuju s tou druhou, až to doladim, zbejvá už akorát futrovat to do procáku...
18.04.2019 (02:06:43)
VroutekB:
Tak ty tvoje suprtupr hrany nakapli do vedení kundíkem, ať nemusíš posouvat napájení, ale jen signál **23
18.04.2019 (22:01:14)
ms-boss obalka (web) :
Jenže pak ta Si5351 budí samplovací dyjódový můstky. To mi řekni, jak kundíkama nakaplim to samplování **02
24.04.2019 (10:22:35)
ms-boss obalka (web) :
Heh, nemohl jsem přijít na to, proč to měří takový hovna. A vono to bylo protože jsem to zkoušel bez připojenýho terminátoru. Akorát asi budu muset předělat pad toho SMAčka, pač to má zřejmě brutalofekalozní odraz **02
Ještě ladim vstupní obvody, aby to mělo lepší přenosovou odezvu.
Vtipný bylo, že to měřilo úplně náhodný sračky. A za boha jsem nemohl přijít na to, proč. Když jsem se dotknul obalu elytu na téměř nesouvisející napájecí větvi, chovalo se to slušně. Taky dotyk na ty keramický sítě to uklidnil. No a nakonec jsem zjistil, že není potřeba ani dotyk, ale stačí dát pár milimetrů ruku od toho BF998 **02 Vono to s tim samplovacím kondíkem dělalo nějakej hnusnooscilátor **02 Tak jsem ho zmenšil a už to fičí.
24.04.2019 (16:28:50)
RayeR (web) :
Tak uka naky prubeh co z toho leze.
28.04.2019 (20:19:33)
ms-boss obalka (web) :
To bych se tomu musel věnovat a nechlastat **13
Nicméně tuto mám třeba, jak vypadá nasamplovaná náběžná hrana. Ty špičky jsou mezi samply, samotné samply jsou plošinky, samplovací krok 25 ps nebo 50 ps (teď nevim, co jsem tam měl naposled nastavený). Šum viditelný na plošinkách pochází z osciloskopu, vypnul jsem průměrování. Žlutá stopa jsou lineární data, modrá logaritmický data. Ještě nemám vyřešenou kalibraci nuly logaritmickýho detektoru, tak to měří hovna.
OBRÁZEK
Pak tu mám průběh náběžný hrany a sestupný hrany, jenže je to omezený osciloskopem (1 GHz HP54100D), takže to nemá valnou vypovídací hodnotu.
OBRÁZEK
OBRÁZEK
A pak tu jsou nějaký změřený data:
OBRÁZEK
29.04.2019 (21:16:21)
ms-boss obalka (web) :
Tak upřesnění: Krok byl 50 ps. Takže náběžnou hranu to zatim měří jako nějakejch 600 ps. Ještě je na tom sampleru co zlepšovat, holt je to první prototyp **13


Přezdívka:*
Heslo:*

███   ███   ███   
█ █     █   █ █   
███    █    █ █   
  █    █    █ █   
███    █    ███   
Opiš:*

Zde můžete smazat vlastní vlákno nebo kteroukoliv odpověď v něm. Můžete smazat vlastní odpověď v cizím vlákně, pokud na ni ještě nikdo jiný nereagoval. Mazat cizí vlákna a odpovědi v nich mohou pouze admini. Smazání příspěvku je nevratná operace! Smazáním vzkazu se smažou i odpovědi na něj.
Seznam uživatelů
Zpět na knihu