18.05.2022 (17:06:03)
RayeR
:
Nemate nekdo zkusenost s routovanim DDR3 SO-DIMM modulu (8bit treba?)? Snazim se nekde najit, jakou skutecnou el. delku maj piny v horni a dolni rade pravouhleho socketu, jestli je stejna nebo jestli-je treba naka kompenzace na PCB - ty pravidla pro dodrzeni dylek jsou docela striktni... V datasheetu konektoru od TEC samozrejme nic nepisou. Routoval sem uz jiny pravouhly hranovy konektor, kde sem tak nejak odhadl rozdil delek pinu v horni a dolni rade cca 70mil, tak sem to pak kompenzoval na PCB pridanim tech 70mil k cestam, ktere sly na dolni radu. Je to vomrt...
18.05.2022 (18:06:45)
8-bit
:
DDR3 by ji měly mít stejnou (pro jistotu si rozeber konektor který budeš osazovat), ale DDR4 už ne a nikde jsem nenašel ani zmínku o tom, kolik ten rozdíl vůbec je, a to jsem prohlížel datasheety různých konektorů, PDG Intelu i specifikace DDR4. Nakonec jsem to změřil na nějakých 4,6 mm. Nemáš to v knihovnách Altia nebo co za CAD používáš? Jinak jestli to budeš měřit, nezapomeň započítat rozdíl elektrické délky na hranovém konektoru modulu, nejen od padu po špičku pérka, protože se dotýkají na různých místech (k horním musíš přidat asi milimetr). Viz
http://mlabs-cz.com/b/src/1652889715161.png18.05.2022 (18:39:48)
RayeR
:
Dik, zrovna na rozebrani tu nazbyt nemam, tak budu verit, ze to nenavrhovali debilove a je to srovnane. Footprint jsem si musel udelat sam, ale s tim by mi stejne knihovni footprint nepomoh...
18.05.2022 (18:51:06)
8-bit
:
Ještě mě napadlo otevřít 3d model, ale ten též nemá detail pérek...
18.05.2022 (23:30:28)
RayeR
:
No a jesi se vubec da 3D modelu verit, to je spis ilustracni vec pro venkovni rozmery a pripadne kolize. Ten model co mam nak perka naznacena ma, ale jen vnejsi cast co vykukuje z plastu.
19.05.2022 (04:54:59)
8-bit
:
Jn, je to tak, ale občas se stane že publikujou komplet sestavu a konektor se dá rozebrat na jednotlivé části.
19.05.2022 (10:42:43)
staffy
:
DDR3 so-dimm má rozdil 126 milů vnitrni/vnejší řada. Delali jsme to v praci tak že jsme rozrezali konektor a zmezili rozdil delek.
19.05.2022 (18:51:17)
RayeR
:
>staffy
OK, ale to se muze lisit kus od kusu...
Stale nechapu proc takova dulezita informace neni nikde v dokumentaci.
20.05.2022 (10:31:22)
ms-boss
:
Si udělejte testovací desku s SMAčkama a změřte si VNAčkem/reflektometrem/gigahertzovym škopkem délku průchodu skrz konektor a zpět na jedný a druhý straně.
Nicméně... fakt někoho sere těch 10-20 ps zpoždění? Na hodinovým signálu to udělá zpoždění 1% periody (tj. asi 3.8°), za předpokladu max. 1066 MHz clocku.
20.05.2022 (13:54:05)
RayeR
:
Ty vole na jednu testovaci desku s SMA, kde se mely merit impedance PCIe diff paru uz cekam 5 mesicu nez se to tam nahore odsouhlasi poslat to vyroby, na vsecko more casu a pak se divi, ze to uz neni. Proste korpo...
Jinak v tech DDR guidelinech se resi matchovani na mily, takze 120 je uz docela dost, akorat ze se na to kolega na predchozi revizi vysral a funguje to taky :) Ale kdyz uz to predelavam, tak se to snazim mit co nejlepe...
20.05.2022 (15:34:10)
RayeR
:
Jen doplnim:
The DDR3 Design Requirements for Keystone Devices
Address and command signals are routed in a group, length matched to within 10mils, Stubs < 80mil
Clock to Address and Control group within 20mil of the group clock. DiffClk matching to 1mm, clock pair stub < 40mil
DataLine, DQS routing within a group are within 10mil, DQS data differential to within 1mil
20.05.2022 (16:19:06)
RayeR
:
No tak sem aspon dostal svoleni k pitve, takze konektor sfouknut a rozjeban a 8bit mel pravdu, zda se to namatchovany, uff, takze snad doroutovano...
https://ibb.co/tqHWwJ920.05.2022 (17:25:16)
8-bit
:
O tom jsem přesně psal, jestli to chceš honit na mily, tak kótu 333 nesmíš měřit po horní zobák ale po místo nad tím dolním. Jinak Intel zdá se má o něco málo volnější požadavky.
20.05.2022 (18:29:18)
VroutekB:
A ty čísla kolik milů musí bejt srovnaný co, to cucáte odkud? Připadá mi fakt bizár, abys měl jedny požadavky univerzálně na všecko, zvlášť když DDR3 začínaj fCLK někde pár set MHz a končí přes GHz. Zbytek viz msboss.
21.05.2022 (15:43:03)
8-bit
:
Já to cucám z PDG Intelu, Rayer zřejmě z nějaké design guide od TI.
23.05.2022 (12:26:36)
ms-boss
:
BTW, když jsme pořítali SDRAMku na STčku, tak na max. frekvenci jsme došli k něčemu jako 0.5 m přijatelný tolerance mezi vodičema
24.05.2022 (18:06:45)
RayeR
:
Na STcku si asi nemel DDR3 1333 ze... Jo, koukal sem do appnotu od TI... To mereni na fotce sem udelal jen tak orientacne jesi to +- sedi, predpokladam ,ze kdyz je to dolni perko takle zadnuty, tak to delali prave proto, aby to zmatchovany bylo. Dal uz to prcam, uz se mi vo tech spagetach i zda...
29.05.2022 (13:54:40)
ms-boss
:
Krucifix, fakt bych se měl donutit udělat ten novej reflektometr. Na tyhle věci by to bylo super...
Zde můžete smazat vlastní vlákno nebo kteroukoliv odpověď v něm.
Můžete smazat vlastní odpověď v cizím vlákně, pokud na ni ještě nikdo jiný nereagoval.
Mazat cizí vlákna a odpovědi v nich mohou pouze admini.
Smazání příspěvku je nevratná operace! Smazáním vzkazu se smažou i odpovědi na něj.