Smazat příspěvek

Dík, to je jedno. Prošel jsem všechny UPD struktury a zjistil jsem, že CB někde zapisuje blbosti (do věcí co jdou mimo zdrojáky desky). Taky se tam např. nevolá FSP-T navzdory doporučení Intelu a je tam udělané snad všechno jinak. Tak kdo ví, co všechno tam může být dojebané. No tak jsem to začal řešit po svém a píšu vlastní bootloader podle SBL, jen bez všeho toho balastu s konfigurákama, pysračkama a jakýmsi jejich filesystémem. Chci to dát na 3 hlavní zdrojáky, "Stage 0" je FASM ve kterém se i složí výsledný ROM image a zbytek v céčku. Jsem teď na konci "Stage 1", mám už zinicializovanou paměť a právě jsem dodělal čtení/zápis MRC cache. Zbývá rozebrat CAR a můžu zkusit zavolat FSP-S, pak uvidím jestli to bude to samé