Diskuze - danyk.cz
Vlákno z kategorie: Diskuze s obrázky
Celkem 20 odpovědí.RayeR 
:
: Koukam na posledni varce plosnaku, ze ma JLC naky problem s odleptavanim free textu, zajimave ze zadne jine cesty podleptane nejsou a problem se vyskytl na vice PCB.
ms-boss 
:
: Mě zase v Gatemě na poslední desce umazali měď z kulatejch fiduší, takže jsem jim musel poslat píčovací mail, že v sérii bych je s tím přetáh, protože by to nešlo automaticky osazovat.
VroutekB:
To neni odleptané, to se vůbec nedostalo de gerberu, nebo se ztratilo konverzí někde až z gerberu dal.
Arambajk:
Ten drobný text nemůže splňovat limity výroby na vzdálenosti a šířky. Mě se stávalo, že mi to někdy zvětšovali nebo vynechali úplně, tak jsem pak už text dával jenom do potisku a ne do mědi.
Ale jinak ke kvalitě, ALLPCB mívalo zřejmě kvalitnější masku, u JLC se mi stává když vyměňuju součástky, že se maska až moc snadno odlupuje.
Ale jinak ke kvalitě, ALLPCB mívalo zřejmě kvalitnější masku, u JLC se mi stává když vyměňuju součástky, že se maska až moc snadno odlupuje.
RayeR :
: Ale houbelec, text je tlusty 8mil, pritom cesticky muzou bejt klidne 5mil. To poskozeni je pouze u textu a nikoliv u cest ci polygonu. V GERBERech je to samozrejme v poradku. Takle delam popisky odjakziva a dosud zadny vyrobce nemel problem, i predchozi objednavka z JLC nekdy z lonska to vyrobila v poradku. Poslal sem fotku cinanovi a ze pry to predali inzenyrum ke zkoumani, tak uvidim, co z nich vypadne...
RayeR :
: Jeste doplnim, ze to poskozeni vypada na vsech kusech jednoho mitivu PCB stejne, takze to je spis chyba na filmu, protoze odleptani by dopadlo nahodne po kazde jinak. Taky se ten problem tyka jen 2-vrstvych desek u 4-vrstvych si dali zalezet, tam je to OK
RayeR :
: vicemene jen predelavka meho micro TC Ecka z hnusu na univerzalnim plosnaku na neco mensiho hezciho...
Neska odpovedel cinan:
Sorry for the inconvenience caused, so sorry that our engineer made a mistake on copper text data. We have reflected this issue to our engineering team and they have found and fixed the production file just now, and they will pay more attention to this kind of issue next time, don't worry about it. Please kindly check if you would like us to remake it or not?
Neska odpovedel cinan:
Sorry for the inconvenience caused, so sorry that our engineer made a mistake on copper text data. We have reflected this issue to our engineering team and they have found and fixed the production file just now, and they will pay more attention to this kind of issue next time, don't worry about it. Please kindly check if you would like us to remake it or not?
RayeR :
: A jeste jsem dal dalsi pokusny plosnacek na HF polomustek s LMG5200...
8-bit :
: Na ten TC s GaNy jsem zvědavý, doufám že to máš na 4vrstvé desce.
rayer :
: Nebo si myslel kuli mensi parazit. L? Holt uvidim jak se to bude chovat, je to jen takova na rychlo udelana testovaci redukce, aby se to dalo vubec zapojit, bez dalsi logiky, jeste to bude chtit naky generator s deadtime...
8-bit :
: Přesně tak, všichni doporučujou tomu tahat napájení nejvyššíma dvěma vrstvama a hned vedle dát několik blokovacích keramik. No však uvidíš co to bude dělat, třeba to pojede bez problému.
8-bit :
: U toho LMG5200 to mají popsáno taky, v datasheetu od strany 16. Tady je ještě dobře že SW pin není uprostřed.
RayeR :
: Jo rozumim, je fakt, ze takle maji plochu te smycky o dost mensi, nez kdyz mam ty kondy naskladane vpravo od cipu na tech railech. Ale kdyby dali nejaky primo pod ty napajeci pady z druhe strany? No ale ze by byl az takovy rozdil, jesi to jde prepregem 0.1mm nebo celou deskou 1.6mm? se mi to nechce pocitat... Mohl sem znolit aspon tenci 2L desku...
StandaM :
: No vzhledem k tomu, ze tim budes krmit primar pres nejakou kroucenku s celkem vysokou vlastni L, tak ten <1nH v napajeni asi nebude hrat roli. Si to kdyztak nasimuluj.
RayeR :
: Tak tam jde snad o minimalizaci parazity na napajecim railu, aby nebyly moc vysoky ouvrsuty pri komutaci polomustku, kde hraje vliv i vlastni kapacita trandu Cds...
StandaM :
: Na ja. Maj recht. Ale ten rozdil v seriove indukcnosti pod 1.6mm daleko a vedle na 4vrstvach bude minimalni. Leda bys pouzil nejake 0402 nebo tak neco. Kazdopadne tam nasazej lajnu keramik a dost vias po cele delce tech padu a bude to ok. Obvod je to hezkej, ale trochu me u toho znervoznuje ta moznost pricneho sepnuti. Tady je aspon interlock. Ale resim ted driver pro SiC mustek a koukam na tohle:
https://www.infineon.com/cms/en/product/power/gate-driv...
Tam ten interlock neni, takze mam dost svrbeni, co to udela, kdyz se mi zblazni FPGA. Si netroufnu bez nejake chytre externi ochrany mezi FPGA a tim driverem.
https://www.infineon.com/cms/en/product/power/gate-driv...
Tam ten interlock neni, takze mam dost svrbeni, co to udela, kdyz se mi zblazni FPGA. Si netroufnu bez nejake chytre externi ochrany mezi FPGA a tim driverem.
RayeR :
: Ten neznam, prekvapuje me ze
Up to 10 MHz PWM switching frequency
a pritom je to furt v obyc. SO futrale. TI ma obscesi porad vymyslet nake divne LGA nejlip kazdy pin uplne jiny :)
Ted deadtime obvod bych k tomu udelal nejaky pasivni, mohlo by stacit i zpozdeni par invertoru za sebou...
Up to 10 MHz PWM switching frequency
a pritom je to furt v obyc. SO futrale. TI ma obscesi porad vymyslet nake divne LGA nejlip kazdy pin uplne jiny :)
Ted deadtime obvod bych k tomu udelal nejaky pasivni, mohlo by stacit i zpozdeni par invertoru za sebou...
